Preview

Мехатроника, автоматизация, управление

Расширенный поиск

Конвейерное вычисление булевых функций на основе однотипных IP-ядер в архитектуре ПЛИС/Virtex

Полный текст:

Аннотация

Исследована и решена задача реализации произвольных булевых функций на основе структурно-функциональной параллельной (логической) декомпозиции в архитектуре ПЛИС семейства Virtex. Предложен метод синтеза устройств для вычисления булевых функций при использовании однотипных IP-ядер. За счет применения конвейерной обработки данных с сохранением промежуточных результатов достигается высокое быстродействие указанных устройств на ПЛИС/Virtex.

Об авторах

И. Ф. Чебурахин
МАТИ-РГТУ имени К. Э. Циолковского, Москва
Россия


С. В. Шалагин
Казанский национальный исследовательский технический университет им. А. Н. Туполева - КАИ
Россия


Список литературы

1. Каляев И. А., Левин И. И. Реконфигурируемые мультиконвейерные вычислительные системы для решения потоковых задач обработки информации и управления // Параллельные вычисления и задачи управления (РАСО’10): пленарные докл. 5-й Междунар. конф. 26-28 окт. 2010. М.: ИПУ РАН, 2010. С. 23-37.

2. Реконфигурируемые мультиконвейерные вычислительные структуры / И. А. Каляев, И. И. Левин, Е. А. Семерников и др. 2-е изд. Ростов н/Д: Изд-во ЮНЦ РАН, 2009. 344 с.

3. Зотов В. Ю. Проектирование встраиваемых микропроцессорных систем на основе САПР фирмы Xilinx. М.: Горячая линия - Телеком, 2006. 522 с.

4. Зотов В. Ю. Средства проектирования встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx // Современная электроника. 2006. № 7. С. 60-67.

5. Шалагин С. В. Реализация устройств вычислительной техники на многопроцессорных системах с программируемой архитектурой // Вестник МарГТУ. 2011. № 1 (11). С. 38-46.

6. Шалагин С. В. Моделирование дискретных марковских процессов на распределенной вычислительной системе с программируемой архитектурой // Динамика нелинейных дискретных электротехнических и электронных систем: материалы 10-й Всерос. науч.-техн. конф. 6-8 июня 2013. Чебоксары: Изд-во Чуваш. ун-та, 2013. С. 60-61.

7. Захаров В. М., Шалагин С. В. Вычисление нелинейных полиномиальных функций на многопроцессорной системе с программируемой архитектурой // Информационные технологии. 2012. № 5. С. 6-11.

8. Журавлев Ю. И. Теоретико-множественные методы в алгебре логики // Проблемы кибернетики. 1962. № 8 (1). С. 25-45.

9. Кудрявцев В. Б., Андреев А. Е. О сложности алгоритмов // Фундаментальная и прикладная математика. 2009. № 15 (3). С. 135-181.

10. Лупанов О. Б. О сложности реализации функций алгебры логики формулами // Проблемы кибернетики. 1960. Вып. 3. С. 61-80.

11. Яблонский С. В. Об алгоритмических трудностях синтеза минимальных контактных схем // Проблемы кибернетики. 1959. № 2. С. 75-121.

12. Поспелов Д. А. Логические методы анализа и синтеза схем. Изд. 3-е, перераб. и доп. М.: Энергия, 1974. 368 с.

13. Чебурахин И. Ф. Математические модели для минимизации и автоматизации синтеза дискретных управляющих систем // Мехатроника, автоматизация, управление. 2012. № 4. С. 5-13.

14. Чебурахин И. Ф. О логическом управлении и обработке информации в дискретных технических системах на основе функциональных уравнений // Мехатроника, автоматизация, управление. 2013. № 11. С. 9-16.

15. Shannon Claude E. The Synthesis of Two-Terminal Switching Circuits // Bell System Technical Journal. 1949. N. 28. P. 59-98.

16. Хоскин Р. Как выбрать подходящую ПЛИС // Электронные компоненты. 2008. № 1. С. 38-42.

17. Virtex-4 Family Overview / Xilinx Inc. Cop. 2011. URL: http://www.xilinx.com/support/documentation/data_sheets/ds112.pdf.

18. Virtex-7 FPGAs Data Sheet: DC and Switching Characteristics. DS183 (v1.0) March 1, 2011 / Xilinx Inc. Cop. 2011. URL: http://www.xilinx.com/support/documentation/data_sheets/ds183_Virtex_7_Data_Sheet.pdf.

19. Шалагин С. В. Экспериментальное исследование методики синтеза комбинационных схем на программируемых микросхемах класса FPGA // Микроэлектроника. 2004. Т. 33, № 1. С. 56-67.

20. Шалагин С. В. О представлении нелинейных полиномов над конечным полем распределенной вычислительной системой // Нелинейный мир. 2009. № 5. С. 376-379.


Для цитирования:


Чебурахин И.Ф., Шалагин С.В. Конвейерное вычисление булевых функций на основе однотипных IP-ядер в архитектуре ПЛИС/Virtex. Мехатроника, автоматизация, управление. 2015;16(1):3-8.

For citation:


Cheburakhin I.F., Shalagin S.V. Conveying Calculation of Boolean Functions on the Basis of the Same Type IP-Cores in Architecture FPGA/Virtex. Mekhatronika, Avtomatizatsiya, Upravlenie. 2015;16(1):3-8. (In Russ.)

Просмотров: 9


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 1684-6427 (Print)
ISSN 2619-1253 (Online)