Доктор технических наук, профессор
г. Москва
Ivannikov Alexander D., Dr.Sc., Professor
Moscow, 124365
Доктор технических наук, профессор, академик РАН
г. Москва
Статья посвящена анализу методов решения систем многозначных логических уравнений методами итерации. С помощью итерационных методов решения реализуется математическое описание основного процесса функционально-логического моделирования, которое выполняется на этапе проектирования цифровых систем управления объектами для проверки правильности проекта. Рассмотрение многозначных (конечнозначных) значений логических сигналов на выводах блоков и элементов цифровых систем объясняется тем фактом, что в ряде случаев для анализа правильности временных соотношений при моделировании технических средств цифровых систем используется несколько значное представление двоичных логических сигналов, а также тем, что в последнее время ведется разработка логических элементов, реализующих четырех и более значную логику. На основе анализа структуры системы логических уравнений, используемой при моделировании цифровой аппаратуры, с применением графовых и логических моделей проводится анализ существования решений и их числа. Анализируются итерационные методы простой и обобщенной итерации, показывается связь между числом решений системы уравнений и ее графовым представлением, отражающим заданную схему соединения элементов технических средств цифровой системы управления. Для метода обобщенной итерации рассматриваются варианты с различным строением следа итерации, в частности, показывается, что при определенном строении следа итерации обобщенная итерация превращается в простую итерацию или итерацию Зейделя. Показано, что обобщенная итерация наиболее адекватно описывает процесс моделирования переключения логических сигналов в моделируемой схеме технических средств цифровых систем управления. Показано соответствие между различными вариантами функционально-логического моделирования цифровых систем и используемыми методами итерационного решения систем логических уравнений.
The article is devoted to the analysis of methods for solving systems of multivalued logical equations by iteration methods. Iterative methods for solving such systems of equations are a mathematical description of the main process of functional-logical simulation, which is used at the stage of designing digital systems for objects control to verify the correctness of the design. Consideration of multi-valued values of logical signals at the outputs of blocks and elements of digital systems is explained by the fact that in some cases, to analyze the correctness of time relationships when simulating the hardware of digital systems, a several valued representation of logical signals is used, as well as that recently, logical elements are being developed that implement four or more valued logic. Based on the analysis of the structure of the system of logical equations used in digital hardware simulation, using graph and logical models, an analysis is made of the existence of solutions and their number. Iterative methods of a simple and generalized iteration are analyzed, a relationship is shown between the number of solutions of the system of equations and its graph representation, which reflects a given circuit of connecting elements of the hardware of a digital control system. For the generalized iteration method, options with a different structure of the iteration trace are considered, in particular, it is shown that, with a certain structure of the iteration trace, the generalized iteration turns into a simple iteration or Seidel iteration. It is shown that the generalized iteration most adequately describes the process of simulating the switching of logical signals in a simulated circuit of digital control systems hardware. The correspondence between various options of functional-logical simulation of digital systems and the used methods of iterative solution of systems of logical equations is shown.
The authors declare that there are no conflicts of interest present.