novtexmechМехатроника, автоматизация, управлениеMekhatronika, Avtomatizatsiya, Upravlenie1684-64272619-1253Commercial Publisher «New Technologies»10.17587/mau.19.770-776novtexmech-549Research ArticleСИСТЕМНЫЙ АНАЛИЗ, УПРАВЛЕНИЕ И ОБРАБОТКА ИНФОРМАЦИИSYSTEM ANALYSIS, CONTROL AND INFORMATION PROCESSINGСоставление множества функций при формировании отладочных тестов для цифровых систем управления объектамиControl Digital System Function Set Defining While Debugging Tests DevelopmentИванниковА. Д.IvannikovA. D.

Доктор технических наук, главный научный сотрудник

adi@ippm.ruИнститут проблем проектирования в микроэлектронике РАНРоссияInstitute for Design Problems in Microelectronics of the Russian Academy of SciencesRussian Federation2018071220181912770776Copyright © Commercial Publisher «New Technologies», 20182018Commercial Publisher «New Technologies»Commercial Publisher «New Technologies»https://mech.novtex.ru/jour/about/submissions#copyrightNoticehttps://mech.novtex.ru/jour/article/view/549

Рассматриваются управляющие цифровые системы, функционирование которых может быть представлено в виде выполнения последовательности функций из конечного алфавита. Для отладки проектов таких систем методом моделирования необходимо формирование некоторого набора тестовых воздействий на моделируемую систему для проверки правильности ее функционирования. Данная работа посвящена формированию тестовых наборов для проверки правильности выполнения последовательности функций. Показано, что на множестве допустимых последовательностей функций определена частичная полугруппа. Множество слов в конечном алфавите функций может быть задано некоторой праволинейной грамматикой. Допустимые последовательности формализуются путем введения графа функций, задающего возможные для выполнения функции для различных состояний цифровой системы. Если допустимость последовательного выполнения двух функций зависит от выполненных ранее функций и состояния цифровой системы, то некоторые функции должны быть разделены на подфункции. Рассматривается методика этого процесса. Предлагается метод составления множества функций цифровой системы, при котором возможно представление допустимых последовательностей функций в виде графа. Сформированный граф функций совместно с множествами входных взаимодействий для каждой функции цифровой системы задают спецификацию внешнего поведения цифровой системы. Предлагаемый метод проиллюстрирован на примере формирования множества функций цифровой системы управления чертежным автоматом. Предлагается метод формирования набора тестов на основе графа функций.

Digital control systems are considered, the functioning of which can be represented as a sequence of functions from a finite alphabet. For such systems projects debugging by simulation it is necessary to generate some set of tests for the applying on the simulated system to verify that it is functioning correctly. This paper is devoted to the development of test sets for function successions correctness. It is shown that on admissible function successions partly defined semigroup exists. There exists also word set on limited alphabet of functions, and they could be defined by some right liner grammar. Admissible successions are formally described by the graph of functions. Such a graph defines admissible functions for all digital system states. Digital system function set development is proposed in a way that admissible function successions could be defined as a graph. If the admissibility of two functions fulfillment one after another depends on previously fulfilled functions and the digital system internal state, then some functions should be divided into several subfunctions. The method of such a process is described. Developed graph of functions together with input interaction set for each digital system function define specification for digital system behavior. Proposed method is illustrated on the drawing machine control digital system functions development. The method of test set development on graph function is proposed.

отладка методом моделированияцифровые системыалфавит функцийграфовое представление последовательности функцийdebugging by simulationdigital systemsfunction alphabetgraph representation of function successionsРФФИ (грант № 17-07-00683)ReferencesLin Yi-Li, Su Alvin W. Y. Functional Verification for SoC Software/Hardware Co-Design: From Virtual Platform to Physical Platform // 2011 IEEE International SOC Conference (SOCC). P. 201—206.Lin Yi-Li, Su Alvin W. Y. Functional Verification for SoC Software / Hardware Co-Design: From Virtual Platform to Physical Platform, 2011 IEEE International SOC Conference (SOCC), pp. 201—206.Shi Jin, Liu Weichao, Jiang Ming et al. Software Hardware Co-Simulation and Co-Verification in Safety Critical System Design // 2013 IEEE International Conference on Intelligent Rail Transportation (ICIRT). P. 71—74.Shi Jin, Liu Weichao, Jiang Ming el al. Software Hardware Co-Simulation and Co-Verification in Safety Critical System Design, 2013 IEEE International Conference on Intelligent Rail Transportation (ICIRT), pp. 71—74.Кащеев Н. И., Пономарев Д. М., Подъяблонский Ф. М. Построение тестов цифровых схем с использованием обобщенной модели неисправностей и непрерывного подхода к моделированию // Вестник Нижегородского университета им. Н. И. Лобачевского. 2011. № 3 (2). С. 72—77.Kasheev N. I., Ponomarev D. M., Podyablonsky F. M. Postroenie testov cifrovih chem s ispolsovaniem obobshennoy modeli neispravnostei i neprerivnogo podhoda k modelirovaniu (Digital circuits tests generation based on generalized malfunction model and continuous simulation approach), Vestnik Nijegorodskogo Universiteta, 2011, no. 3 (2), pp. 72—77 (in Russian).Иванников А. Д. Формирование отладочного набора тестов для проверки функций цифровых систем управления объектами // Мехатроника, автоматизация, управление. 2017. Т. 18, № 12. С. 795—801.Ivannikov A. D. Formirovanie otladochnogo nabora testov dlya proverki funkcty cifrovih system upravleniya obektami (Debugging Input Set Generation for Testing of Control Digital Systems Functions), Mekhatronika, Avtomatizatsiya, Upravlenie, 2017, vol. 18, no. 12, pp. 795—801 (in Russian).Иванников А. Д., Стемпковский А. Л. Формализация задачи отладки проектов цифровых систем // Информационные технологии. 2014. № 9. С. 3—10.Ivannikov A. D., Stempkovsky A. L. Formalizaciya zadachi otladki proektov cifrovih sistem (Formal model of digital system design debugging task), Informacionnie Technologii, 2014, no. 9, pp. 3—10 (in Russian).Оллонгрен А. Определение языков программирования интерпретирующими автоматами. М.: Мир, 1977. 288 с.Ollongren A. Opredelenie yazikiv programmirovaniya interpretiruushimi avtomatami (Programming Languages Definition by Interpretation Automata), Moscow, Mir, 1977, 288 p.Иванников А. Д., Северцев В. Н. Математическая модель множества входных воздействий цифровых систем при их моделировании на уровне логических сигналов // Информационные технологии. 2018. Т. 24, № 10. С. 627—632.Ivannikov A. D., Severcev V. N. Matematicheskaya model mnojestva vhodnih vozdeistviy cifrovih system pri ih modelirovanii na urovne logicheskih signalov (Mathematical Model of Digital System Input Impact Set while Modelling on Logical Signal Level), Informacionnie Technologii, 2018, no. 10, pp. 627—632 (in Russian).Иванов Н. Н., Михайлов Г. И., Руднев В. В., Таль А. А. Конечные автоматы: эквивалентность и поведение. М.: Наука, 1984. 192 с.Ivanov N. N., Mikhailov G. I., Rudnev V. V., Tal A. A. Konechnie avtomati: ekvivalentnost i povedenie (Finite automata: equivalence and behavior), Moscow, Nauka, 1984, 192 p. (in Russian).

The authors declare that there are no conflicts of interest present.