<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE article PUBLIC "-//NLM//DTD JATS (Z39.96) Journal Publishing DTD v1.3 20210610//EN" "JATS-journalpublishing1-3.dtd">
<article article-type="research-article" dtd-version="1.3" xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xml:lang="ru"><front><journal-meta><journal-id journal-id-type="publisher-id">novtexmech</journal-id><journal-title-group><journal-title xml:lang="ru">Мехатроника, автоматизация, управление</journal-title><trans-title-group xml:lang="en"><trans-title>Mekhatronika, Avtomatizatsiya, Upravlenie</trans-title></trans-title-group></journal-title-group><issn pub-type="ppub">1684-6427</issn><issn pub-type="epub">2619-1253</issn><publisher><publisher-name>Commercial Publisher «New Technologies»</publisher-name></publisher></journal-meta><article-meta><article-id pub-id-type="doi">10.17587/mau.18.795-801</article-id><article-id custom-type="elpub" pub-id-type="custom">novtexmech-2</article-id><article-categories><subj-group subj-group-type="heading"><subject>Research Article</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="ru"><subject>МЕТОДЫ ТЕОРИИ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="en"><subject>METHODS OF THE THEORY OF AUTOMATIC CONTROL</subject></subj-group></article-categories><title-group><article-title>Формирование отладочного набора тестов для проверки функций цифровых систем управления объектами</article-title><trans-title-group xml:lang="en"><trans-title>Debugging Input Set Generation for Testing of Control Digital Systems Functions</trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Иванников</surname><given-names>А. Д.</given-names></name><name name-style="western" xml:lang="en"><surname>Ivannikov</surname><given-names>A. D.</given-names></name></name-alternatives><email xlink:type="simple">adi@ippm.ru</email><xref ref-type="aff" rid="aff-1"/></contrib></contrib-group><aff-alternatives id="aff-1"><aff xml:lang="ru"><institution>Институт проблем проектирования в микроэлектронике РАН</institution><country>Россия</country></aff><aff xml:lang="en"><institution>Institute for Design Problems in Microelectronics of the Russian Academy of Sciences</institution><country>Russian Federation</country></aff></aff-alternatives><pub-date pub-type="collection"><year>2017</year></pub-date><pub-date pub-type="epub"><day>23</day><month>08</month><year>2018</year></pub-date><volume>18</volume><issue>12</issue><fpage>795</fpage><lpage>801</lpage><permissions><copyright-statement>Copyright &amp;#x00A9; Commercial Publisher «New Technologies», 2018</copyright-statement><copyright-year>2018</copyright-year><copyright-holder xml:lang="ru">Commercial Publisher «New Technologies»</copyright-holder><copyright-holder xml:lang="en">Commercial Publisher «New Technologies»</copyright-holder><license xlink:href="https://mech.novtex.ru/jour/about/submissions#copyrightNotice" xlink:type="simple"><license-p>https://mech.novtex.ru/jour/about/submissions#copyrightNotice</license-p></license></permissions><self-uri xlink:href="https://mech.novtex.ru/jour/article/view/2">https://mech.novtex.ru/jour/article/view/2</self-uri><abstract><p>Рассматриваются управляющие цифровые системы, функционирование которых может быть представлено в виде выполнения последовательности функций из конечного алфавита. Для отладки проектов таких систем методом моделирования необходимо формирование минимального полного в смысле определенного критерия набора тестовых воздействий на моделируемую систему для проверки правильности ее функционирования. Управляющие цифровые системы моделируются на уровне логических сигналов, которыми они обмениваются с внешней средой, в том числе с управляемыми объектами. В качестве входных данных для моделирования используются входные взаимодействия, включающие как собственно входные сигналы, так и выходные сигналы управления обменом. Предлагается алгоритм формирования минимально полного набора тестов для отладки проектов, основанный на задаваемых разработчиком классах эквивалентности входных взаимодействий.</p></abstract><trans-abstract xml:lang="en"><p>Digital control systems are considered, the functioning of which can be represented as a sequence of functions from a finite alphabet. For such systems projects debugging by simulation it is necessary to generate the minimal complete, in the sense of a particular criteria, set of tests for the applying on the simulated system to verify that it is functioning correctly. Digital control systems are modeled on the logic level of the signals they exchange with the external environment, including controlled object. As input data for the simulation input interactions are used, comprising both the actual input signals and output control of exchange signals. Algorithm of the minimum complete test set generation for project debugging is proposed, the algorithm is based on developer-defined classes of equivalence of input interactions. A designer chooses the set of attributes for digital system functions, the set has a hierarchical structure. Mathematically it is the definition of equivalence relation set for the set of input interactions. All input interactions causing the same digital system function fulfillment have equivalence relation. Attributes of input interaction subsets are the markers of equivalence relations. Hierarchical structure of equivalence relations is representing by bipartite graph. The full minimal test set generation is maid by processing this bipartite graph and includes all possible functions checking.</p></trans-abstract><kwd-group xml:lang="ru"><kwd>отладка методом моделирования</kwd><kwd>логическое моделирование цифровых систем</kwd><kwd>отладочные тесты</kwd><kwd>debugging by simulation</kwd><kwd>digital system logical simulation</kwd><kwd>debugging tests</kwd></kwd-group></article-meta></front><back><ref-list><title>References</title><ref id="cit1"><label>1</label><citation-alternatives><mixed-citation xml:lang="ru">Кащеев Н. И., Пономарев Д. М., Подъяблонский Ф. М. Построение тестов цифровых схем с использованием обобщенной модели неисправностей и непрерывного подхода к моделированию // Вестник Нижегородского университета им. Н. И. Лобачевского. 2011. № 3 (2). С. 72-77.</mixed-citation><mixed-citation xml:lang="en">Кащеев Н. И., Пономарев Д. М., Подъяблонский Ф. М. Построение тестов цифровых схем с использованием обобщенной модели неисправностей и непрерывного подхода к моделированию // Вестник Нижегородского университета им. Н. И. Лобачевского. 2011. № 3 (2). С. 72-77.</mixed-citation></citation-alternatives></ref><ref id="cit2"><label>2</label><citation-alternatives><mixed-citation xml:lang="ru">Cruz A. M., Fernandez R. B., Lozano H. M., Ramirez Salinas M. A., Vila Vargas L. A. Automated Functional Test Generation for Digital Systems Through a Compact Binary Differential Evolution Algorithm // Journal of Electronic Testing-Theory and Applications. 2015. Vol. 31, N. 4. P. 361-380.</mixed-citation><mixed-citation xml:lang="en">Cruz A. M., Fernandez R. B., Lozano H. M., Ramirez Salinas M. A., Vila Vargas L. A. Automated Functional Test Generation for Digital Systems Through a Compact Binary Differential Evolution Algorithm // Journal of Electronic Testing-Theory and Applications. 2015. Vol. 31, N. 4. P. 361-380.</mixed-citation></citation-alternatives></ref><ref id="cit3"><label>3</label><citation-alternatives><mixed-citation xml:lang="ru">Зеленко Г. В., Иванников А. Д., Рощин А. В., Стемпковский А. Л. Алгебраические модели д екомпозиции задачи отладки проектов цифровых систем с помощью моделирования // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 3. С. 232-239.</mixed-citation><mixed-citation xml:lang="en">Зеленко Г. В., Иванников А. Д., Рощин А. В., Стемпковский А. Л. Алгебраические модели д екомпозиции задачи отладки проектов цифровых систем с помощью моделирования // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 3. С. 232-239.</mixed-citation></citation-alternatives></ref><ref id="cit4"><label>4</label><citation-alternatives><mixed-citation xml:lang="ru">Стемпковский А. Л., Гаврилов С. В., Глебов А. Л. Методы логического и логико-временного анализа цифровых КМОП СБИС. М.: Наука, 2007. 220 с.</mixed-citation><mixed-citation xml:lang="en">Стемпковский А. Л., Гаврилов С. В., Глебов А. Л. Методы логического и логико-временного анализа цифровых КМОП СБИС. М.: Наука, 2007. 220 с.</mixed-citation></citation-alternatives></ref><ref id="cit5"><label>5</label><citation-alternatives><mixed-citation xml:lang="ru">Jasnetski A., Oyeniran S. A., Tsertoy A. High-Level Modeling and Testing of Multiple Control Faults in Digital Systems // IEEE 19th International Symposium on Design and Diagnostics of Electronic Circuits &amp; Systems (DDECS). 2016. Paper # 7482445.</mixed-citation><mixed-citation xml:lang="en">Jasnetski A., Oyeniran S. A., Tsertoy A. High-Level Modeling and Testing of Multiple Control Faults in Digital Systems // IEEE 19th International Symposium on Design and Diagnostics of Electronic Circuits &amp; Systems (DDECS). 2016. Paper # 7482445.</mixed-citation></citation-alternatives></ref><ref id="cit6"><label>6</label><citation-alternatives><mixed-citation xml:lang="ru">Березкин А. В., Федотов А. А., Филиппов А. С. Тестирование цифровых систем, заданных высокоуровневыми спецификациями // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. Информатика. Телекоммуникации. Управление. 2011. Т. 6-1, № i38. С. 62-70.</mixed-citation><mixed-citation xml:lang="en">Березкин А. В., Федотов А. А., Филиппов А. С. Тестирование цифровых систем, заданных высокоуровневыми спецификациями // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. Информатика. Телекоммуникации. Управление. 2011. Т. 6-1, № i38. С. 62-70.</mixed-citation></citation-alternatives></ref><ref id="cit7"><label>7</label><citation-alternatives><mixed-citation xml:lang="ru">Jain S., Govani P., Podda K. B., La A. K., Parmar R. M. Functional verification of DSP based on-boad VLSI design // International Conference on VLSI Systems, Architectures, Technology and Applications (VLSI-SATA). 2016. P. 1-4.</mixed-citation><mixed-citation xml:lang="en">Jain S., Govani P., Podda K. B., La A. K., Parmar R. M. Functional verification of DSP based on-boad VLSI design // International Conference on VLSI Systems, Architectures, Technology and Applications (VLSI-SATA). 2016. P. 1-4.</mixed-citation></citation-alternatives></ref><ref id="cit8"><label>8</label><citation-alternatives><mixed-citation xml:lang="ru">Ubar R., Oyeniran S. A. Multiple control fault testing in digital systems with high-level decision diagrams // 20th IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR). 2016. Paper # 7501287.</mixed-citation><mixed-citation xml:lang="en">Ubar R., Oyeniran S. A. Multiple control fault testing in digital systems with high-level decision diagrams // 20th IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR). 2016. Paper # 7501287.</mixed-citation></citation-alternatives></ref><ref id="cit9"><label>9</label><citation-alternatives><mixed-citation xml:lang="ru">Иванников В. П., Камкин А. С., Косачев А. С., Кулямин В. В., Петренко А. К. Использование контрактных спецификаций для представления требований и функционального тестирования моделей аппаратуры // Программирование. 2007. Т. 33, № 5. С. 47-62.</mixed-citation><mixed-citation xml:lang="en">Иванников В. П., Камкин А. С., Косачев А. С., Кулямин В. В., Петренко А. К. Использование контрактных спецификаций для представления требований и функционального тестирования моделей аппаратуры // Программирование. 2007. Т. 33, № 5. С. 47-62.</mixed-citation></citation-alternatives></ref><ref id="cit10"><label>10</label><citation-alternatives><mixed-citation xml:lang="ru">Иванников А. Д., Стемпковский А. Л. Формализация задачи отладки проектов цифровых систем // Информационные технологии. 2014. № 9. С. 3-10.</mixed-citation><mixed-citation xml:lang="en">Иванников А. Д., Стемпковский А. Л. Формализация задачи отладки проектов цифровых систем // Информационные технологии. 2014. № 9. С. 3-10.</mixed-citation></citation-alternatives></ref><ref id="cit11"><label>11</label><citation-alternatives><mixed-citation xml:lang="ru">Мальцев А. И. Алгебраические системы. М.: Наука. 1970.392 с.</mixed-citation><mixed-citation xml:lang="en">Мальцев А. И. Алгебраические системы. М.: Наука. 1970.392 с.</mixed-citation></citation-alternatives></ref></ref-list><fn-group><fn fn-type="conflict"><p>The authors declare that there are no conflicts of interest present.</p></fn></fn-group></back></article>
