Исследована и решена задача реализации произвольных булевых функций на основе структурно-функциональной параллельной (логической) декомпозиции в архитектуре ПЛИС семейства Virtex. Предложен метод синтеза устройств для вычисления булевых функций при использовании однотипных IP-ядер. За счет применения конвейерной обработки данных с сохранением промежуточных результатов достигается высокое быстродействие указанных устройств на ПЛИС/Virtex.
The task of implementing arbitrary Boolean functions based on the Shannon's decomposition in the FPGA architecture Virtex-family are investigated and solved. The method of synthesis devices for computing Boolean functions using the same type of IP-cores is offered. Throught the use of pipelining in the data saving intermediate results nigh performance of these devices on the FPGA/Virtex is achieved.
The authors declare that there are no conflicts of interest present.